自考数字逻辑电路试卷江苏版答案

同学你好，2023年湖北自考数字逻辑课程考试大纲内容如下：湖北省高等教育自学考试课程考试大纲课程名称：数字逻辑_纬檀耄06626I．课程性质与设置目的1．课程性质和特点数字逻辑属计算机科学与工程（类）本科重要的专业基础课，本课程的目的是使学生了解和熟悉从对数字系统提出要求开始，一直到用集成电路实现所需逻辑功能为止的整个过程。熟练掌握数字系统逻辑设计的理论和方法，对于从事计算机研制、开发和应用的科技工作者来说是十分必要的。课程的主要内容包括开关理论基础、逻辑门电路、组合逻辑、时序逻辑、ISP技术、数字系统等，它跟踪计算机元器件的发展脚步，介绍新型元器件的基本技术，为后续计算机硬件类课程打下基础，也为深入理解计算机的工作原理提供理论及实践基础。2．课程要求通过本课程的学习，应考者应掌握数字逻辑设计的基本理论和方法、数字逻辑电路的一般原理以及数字逻辑电路的新发展。本课程的核心是学生必须学会数字逻辑电路的基础知识，掌握数字逻辑电路设计和分析的方法步骤，在此基础上能够使用常用的实验素材进行同步时序逻辑电路的设计。掌握集成门电路，触发器和组合逻辑电路等实用性较广的功能部件，为将来实践工作打下坚实的基础。本课程涉及到数学，逻辑学和电子学相关的知识，理论性比较强。3．与本专业其它课程的关系本课程在计算机应用专业的教学计划中被列为专业基础课，其先修课程为普通物理、模拟电子技术和离散数学，后续课程为计算机组成原理、计算机接口技术等硬件课程。数字逻辑作为一门承上启下的基础课程，地位相当重要。本课程的重点是研究数字系统中各种逻辑电路分析与设计的基本方法；难点是各种大中型芯片的分析和组合设计。II．课程内容与考核目标第一章基本知识一、学习目的与要求了解数字系统的概念、模拟信号与数字信号的特点；重点掌握二进制、八进制、十进制、十六进制数的计数规律及相互转换，理解机器数的原码、反码、补码三种代码表示及相关转换，理解三种常用BCD码与十进制数的关系及各自特点，以及Gray码、奇偶检验码、字符编码的作用、特点和编码的原理。二、考核知识点与考核目标第一节概述（一般）1）识记：（1）数字系统的特征；（2）数字逻辑电路的类型和研究方法。第二节数制及其转换（重点）1）识记：进位计数制、进位计数制的两个基本因素、二进制数的运算规则。2）简单应用：数制之间的相互转换。第三节带符号二进制数的代码表示（次重点）1）领会：原码、反码、补码。2）简单应用：三种码制之间的转换第四节几种常用的编码（一般）1）识记：十进制数的二进制编码、常用的3种BCD码。2）领会：（1）可靠性编码；（2）字符编码。第二章逻辑代数基础一、学习目的与要求了解逻辑代数中有关逻辑变量，逻辑运算、逻辑函数、最小项和最大项等基本概念；熟练掌握逻辑代数的5条公理、8组定理及三条重要规则；熟悉逻辑函数表达式的不同形式与变换；重点掌握逻辑函数的代数化简法和卡诺图化简法。二、考核知识点与考核目标第一节逻辑代数的基本概念（一般）1）识记：逻辑代数中的公理。2）领会：（1）逻辑变量及基本逻辑运算；（2）逻辑函数及逻辑函数间的相等；（3）逻辑函数的表示法。第二节逻辑代数的基本定理和规则（次重点）1）识记：逻辑代数中的基本定理及规则。2）领会：（1）基本定理；（2）重要规则；（3）复合逻辑。第三节逻辑函数表达式的形式与变换（次重点）1）识记：逻辑函数表达式的基本形式。2）领会：逻辑函数表达式的标准形式。3）简单应用：逻辑函数表达式的转换。第四节逻辑函数的化简（重点）1）简单应用：（1）代数化简法；（2）卡诺图化简法。第三章集成门电路与触发器一、学习目的与要求了解数字集成电路的类型、分类依据、以及在数字系统中半导体器件工作的开关特性；重点掌握7种常用逻辑门和2种特殊逻辑门的逻辑符号、外部特性及使用方法；了解触发器基本结构和工作原理，熟练掌握基本R-S触发器和四种常用时钟控制触发器的逻辑符号、功能表，次态方程、激励表以及使用方法。对逻辑门电路的内部结构和工作原理只要求作一般了解。二、考核知识点与考核目标第一节数字集成电路的分类（一般）1）识记：数字逻辑电路的各种分类方法。第二节半导体器件的开关特性（一般）1）：识记（1）晶体二极管的开关特性；（2）晶体三极管的开关特性。第三节逻辑门电路（重点）1）识记：（1）常用基本门电路的逻辑符号及表达式；（2）TTL集成逻辑门电路、CMOS集成逻辑门电路的各自的特点。2）领会：（1）TTL集成逻辑门电路的主要外部特性参数；（2）正逻辑和负逻辑的概念；（3）两种特殊的门电路的特点及应用。第四节触发器（重点）1）识记：（1）触发器的基本特点、逻辑功能及触发器的分类；（2）基本R-S触发器的逻辑电路和逻辑符号，逻辑功能的描述；（3）常用的时钟控制触发器（R-S、J-K、D、T触发器）的逻辑符号及其逻辑功能的描述。2）领会：（1）几种常用的时钟控制触发器的工作原理相互转换；（2）不同类型的时钟控制触发器相互转换方法。实验一、集成电路测试：集成逻辑门的主要参数测试和功能测试，集成触发器功能测试。第四章组合逻辑电路一、学习目的与要求了解组合逻辑电路的定义、结构和特点；重点掌握组合逻辑电路分析和设计的基本方法；能熟练运用逻辑代数这一数学工具，借助真值表，卡诺图等对各种设计问题进行逻辑描述和简化，并挑选合适的逻辑门电路完成满足设计要求的电路设计；了解实际电路中由于时延问题而引发的竞争现象以及险象的产生。二、考核知识点与考核目标第一节组合逻辑电路分析（重点）1）识记：（1）组合逻辑电路的基本特点；（2）组合逻辑电路分析的一般步骤；2）简单应用：会对组合逻辑电路进行分析。第二节组合逻辑电路设计（重点）1）识记：（1）逻辑综合的概念；（2）组合逻辑电路设计的一般步骤。2）简单应用：（1）会设计一些简单的组合逻辑电路；（2）会对设计中遇到的一些实际问题进行处理。3）综合应用：多输出函数的组合逻辑电路的设计第三节组合逻辑电路的险象（次重点）1）识记：险象的产生的原因及消除的方法。2）简单应用：会对险象进行判断；实验二、组合逻辑电路：舍入与检测电路的设计，全加/全减器设计。第五章同步时序逻辑电路一、学习目的与要求了解时序逻辑电路的定义，结构、特点和分类；重点掌握同步时序逻辑电路分析与设计的基本方法和步骤，能熟练运用状态表、状态图、隐含表、合并图等工具完成同步时序逻辑电路的分析与设计；要求能正确使用逻辑门和触发器构造出实现指定功能的同步时序逻辑电路。本章难点是形成原始状态图、状态化简及确定激励函数的最简表达式。二、考核知识点与考核目标第一节时序逻辑电路概述（次重点）1）识记：（1）时序逻辑电路与组合逻辑电路的区别；（2）描述时序逻辑电路逻辑功能的主要方法。2）领会：（1）时序逻辑电路的结构特征；（2）时序逻辑电路的分类方法；（3）时序逻辑电路逻辑功能的描述方法。第二节同步时序逻辑电路分析（重点）1）识记：同步时序逻辑电路分析的一般方法和步骤。2）简单应用：会对同步时序逻辑电路进行分析。第三节同步时序逻辑电路设计（重点）1）识记：同步时序逻辑电路设计的一般方法和步骤；2）领会：同步时序逻辑电路设计步骤的各个环节，熟悉各环节中的处理方法，为综合应用部分奠定基础。综合应用：会对完全确定同步时序逻辑电路进行分析及设计。实验三同步时序逻辑电路：同步模4可逆计数器设计第六章异步时序逻辑电路一、学习目的与要求了解两类异步时序逻辑电路的结构及其各自的特点；弄清楚脉冲异步时序逻辑电路与同步时序逻辑电路在分析、设计中的区别；重点掌握脉冲异步时序逻辑电路的分析和设计方法，了解电平异步时序逻辑电路分析与设计的方法和步骤，能运用时间图、流程表、状态图等工具完成电平异步时序的分析与设计；注意弄清楚电平异步时序逻辑电路中反馈回路之间竞争产生的原因、判断方法以及电路设计中消除临界竞争的方法。本章难点是形成原始流程表以及反馈回路间竞争的判断与临界竟争的消除。二、考核知识点与考核目标第一节异步时序逻辑电路的特点与分类（一般）1）识记：（1）同步时序逻辑电路与异步时序逻辑电路的区别；（2）异步时序逻辑电路的特点；（3）异步时序逻辑电路的分类。第二节脉冲异步时序逻辑电路（重点）领会：脉冲异步时序逻辑电路的结构模型及分析的一般步骤和方法。简单应用：脉冲异步时序逻辑电路的设计。第三节电平异步时序逻辑电路（次重点）1）识记：（1）电平异步时序逻辑电路的结构模型与描述方法；（2）输入信号的约束条件；（3）电平异步时序逻辑电路分析的一般步骤和方法。实验四、异步时序逻辑电路设计：脉冲异步计数器的设计第七章中规模通用集成电路及其应用一、学习目的与要求掌握各类中规模集成电路的主要功能和外部特性；能正确使用各类中规模器件完成指定的逻辑功能的设计；重点掌握四位并行加法器、译码器、多路选择器、四位寄存器、四位计数器等器件在逻辑设计中的应用，以及A/D转换器、D/A转换器的作用。二、考核知识点与考核目标第一节常用中规模组合逻辑电路（重点）1）识记：（1）串行进位和超前进位并行加法器的特点及电路逻辑符号；（2）译码器和编码器的种类、功能、特点及电路逻辑符号；（3）多路选择器和多路分配器的基本功能、特点及电路逻辑符号。2）领会：几种常用的中规模集成组合逻辑电路的工作原理及应用。3）简单应用：（1）会分析由常用中规模集成组合逻辑电路芯片、各种集成门电路组成的组合逻辑电路的逻辑功能；（2）会利用常用中规模集成组合逻辑电路芯片和必要的集成门电路进行组合逻辑电路的设计。第二节、常用中规模时序逻辑电路（重点）1）识记：（1）集成计数器的分类及特点；（2）集成寄存器的分类及特点；（3）多路选择器和多路分配器的基本功能、特点及电路逻辑符号。2）领会：集成计数器、集成寄存器的工作原理及特性。3）简单应用：（1）会利用集成计数器构成各种进制的计数器；（2）会对由集成寄存器组成的时序逻辑电路的进行分析。第三节常用中规模信号产生与变换电路（一般）1）识记：（1）集成定时器555的电路结构与逻辑功能；（2）集成D/A转换器的工作原理、功能、参数及类型；（3）集成A/D转换器工作原理、功能、参数及类型。2）领会：集成定时器555的工作原理。3）简单应用：会利用集成定时器555构成多谐振荡器、施密特触发器。综合应用：会对由组合逻辑电路集成芯片和时序逻辑电路集成芯片及555组成的数字电路进行分析。实验五、算术电路设计：串行加法器设计III．关于大纲的说明与考核实施要求本大纲第一部分关于课程性质与设置目的规定，是制订第二部分关于课程内容与考核目标的基本出发点，而课程内容与考核目标则是本大纲的主体部分。为了使主体部分的规定在个人自学、社会助学和考试命题中得到贯彻和落实，兹对有关问题作如下说明，并进而提出具体的实施要求。一、教材1．指定教材：欧阳星明编著，《数字逻辑》（第四版），华中科技大学出版社，20092．

1. 一个8选一数据选择器的数据输入端有（D）个A. 1 B. 2 C. 3D. 8 数据端有8个，地址端3个，数据输出1个 2. 8位移位寄存器，串行输入时经（D）个脉冲后，8位数码全部移入寄存器中A. 1B. 2C. 4D. 8 每个脉冲移入1位 3. 下列触发器中，没有约束条件的是（D）A. 基本RS触发器 只要是RS触发器，都有约束条件：不得出现R=S=1的情况B. 主从RS触发器C. 同步RS触发器D. 边沿D触发器 4. 与十进制数（53.5）10等值的数或代码为(A).A. (0101 0011.0101)8421BCDB. (36.8)16 --- 54.5C. (100101.1)2 -----37.5D. (65.7)8 -------53.875 5. 一个16选一的数据选择器，其地址输入（选择控制输入）端有（C）个.A. 1B. 2C. 4 2^4 = 16D. 16 6. 边沿式D触发器是一种（C）稳态电路A. 无B. 单C. 双D. 多 7. 在何种输入情况下，“与非”运算的结果是逻辑0(D).A. 全部输入是0B. 任一输入是0C. 仅一输入是0D. 全部输入是1 1 AND 1 = 1, 所以 NOT（1 AND 1） = 0 8. 与八进制数(47.3)8等值的数为(A).A. (100111.011)2 3位2进制对应1为8进制B. (27.8)16C. (27.3)16D. (100111.11)2 9. 以下表达式中符合逻辑运算法则的是(D).A. C·C=C2B. 1+1=10C. 0<1D. A+1=1 10. 为实现将JK触发器转换为D触发器，应使（ A ）A. J=D,K=/DB. K=D,J=/DC. J=K=D D. J=K=/D 11. 若在编码器中有50个编码对象，则要求输出二进制代码位数为（B）位A. 5B. 6 2^6 = 64 > 50C. 10D. 50 12. 对于D触发器，欲使Qn+1=Qn，应使输入D=（ C ）A. 0B. 1C. QD. /Q 13. 欲使JK触发器按Qn+1=1工作，可使JK触发器的输入端（ B ）A. J=K=1B. J=1,K=0C. J=K=/Q或BD. J=K=0 14. 把一个5进制计数器与一个10进制计数器串联可得到（ D ）进制计数器A. 4B. 5C. 9D. 20 新计数器的模是10的整倍数 15. 以下代码中为无权码的为( C ).A. 8421BCD码B. 5421BCD码C. 余三码D. 2421码 16. 描述触发器的逻辑功能的方法不包括（ B ）A. 状态转表B. 特性方程C. 状态转换图D. 状态方程 17. 在下列触发器中，有约束条件的是（ C ）A. 主从JK F/FB. 主从D F/FC. 同步RS F/FD. 边沿D F/F 18. 同步计数器和异步计数器比较，同步计数器的显著优点是（ A ）。A. 工作速度高B. 触发器利用率高C. 电路简单D. 不受时钟CP控制 19. N个触发器可以构成最大计数长度（进制数）为（ D ）的计数器A. NB. 2NC. N的平方D. 2的N次方 20. 对于T触发器，若原态Qn=0，欲使新态Qn+1=1，应使输入T=（D）A. 0 保持B. 1 翻转C. Q 保持D. /Q或1 翻转，选这个是因为答案比较全 21. 以下代码中为恒权码的为( B ).A. 循环码B. 5421BCD码C. 余三码D. 格雷码 22. 下列触发器中，有空翻现象的有（ D ）A. 边沿D触发器B. 主从RS触发器C. 同步RS触发器D. 主从JK触发器 23. 欲使JK触发器按Qn+1=Qn工作，可使JK触发器的输入端（B）A. J=K=1B. J=Q,K=/Q 当Qn=0，J=0，K=1，输出0；当Qn=1，J=1，K=0，输出1C. J=/Q ,K=QD. J=Q,K=1 24. N个触发器可以构成能寄存（B）位二进制数码的寄存器A. N-1B. NC. N+1D. 2N 25. 对于T触发器，若原态Qn=1，欲使新态Qn+1=1，应使输入T=（A）A. 0或/QB. 1C. QD. /Q 26. 一位十六进制数可以用( C )位二进制数来表示A. 1B. 2C. 4D. 16 27. 下列逻辑电路中为时序逻辑电路的是（C）A. 变量译码器B. 加法器C. 数码寄存器D. 数据选择器 28. 卡诺图上变量的取值顺序是采用( B )的形式，以便能够用几何上的相邻关系表示逻辑上的相邻。A. 二进制码B. 循环码C. ASCII码D. 十进制码 29. A+BC= ( C ).A. A+BB. A+CC. （A+B）（A+C）D. B+C 30. 对于JK触发器，若J=K，则可完成（C）触发器的逻辑功能A. RSB. DC. TD. T'问题补充： 31. 程序控制中,常用下列哪种电路作定时器（ B ）A. 比较器B. 计数器C. 译码器D. 编码器 32. 存储8位二进制信息要（ D ）个触发器A. 2B. 3C. 4D. 8 33. 常用的BCD码有( C ).A. 奇偶校验码B. 格雷码C. 8421码D. 汉明码 34. 以下电路中，加以适当辅助门电路，（ B ）适于实现单输出组合逻辑电路A. 奇偶校验器B. 数据选择器C. 数值比较器D. 七段显示译码器 35. 在一个8位的存储单元中，能够存储的最大无符号整数是( D ).A. （256）10B. （127）10C. （FE）16D. （255）10 36. 在何种输入情况下，“或非”运算的结果是逻辑1( A ).A. 全部输入是0B. 全部输入是1C. 任一输入为0，其他输入为1D. 任一输入为1 37. 同步时序电路和异步时序电路比较，其差异在于后者（ B ）A. 没有触发器B. 没有统一的时钟脉冲控制C. 没有稳定状态D. 输出只与内部状态有关 38. 在下列逻辑电路中，不是组合逻辑电路的有（ D ）A. 译码器B. 编码器C. 全加器D. 寄存器 39. 当逻辑函数有n个变量时，共有( D )个变量取值组合？A. nB. 2nC. n的平方D. 2的n次方总算做完了，采纳的话，记得加分啊，哈哈

1、a)10101111 b)1D2 c) 20.4121727024365605 10000.100001010001111010111000010100011110101110000101 10.851eb851eb85d) 15 1111 f

这个学太久了，都忘了，哥以前是高手哦